APPLICATION

FOR

UNITED STATES LETTERS PATENT

TITLE:

TESTING APPARATUS AND TESTING METHOD

APPLICANTS: Masahiro ISHIDA

Takahiro YAMAGUCHI

Mani SOMA

22511 PATENT TRADEMARK OFFICE

"EXPRESS MAIL" Mailing Label Number: EV 436028749 US

Date of Deposit: April 14, 2004

試験装置、試験方法

本願は、2003年12月16日に出願された出願10/737,716の一部継続出願であり、出願10/737,716の内容を参照によりここに組み込み、本願の一部とする。

技術分野

5

10

15

本発明は、電子デバイスを試験する試験装置、及び試験方法に関する。特に本発明は、ジッタを印加した入力信号を電子デバイスに供給して試験する試験装置 及び試験方法に関する。

背景技術

ジッタ試験は、シリアル通信デバイスやシリアルI/Oデバイスにとって重要な 試験項目である。例えば、国際通信連合(International Telecommunication Union) やBellcore 等の勧告は、ジッタ耐力、ジッタ生成、ジッタ伝達関数の測定について 規定している。特に、ジッタ耐力試験は、伝送メディアで付加されるジッタに対す るデバイスの動作限界を評価できるため重要である。ここで、ジッタ耐力の測定と は、入力信号に印加する印加ジッタの大きさを変化させ、デバイスがビット誤りを 起こし始める印加ジッタの大きさの閾値を測定するものである。

- 20 図1は、従来のジッタ耐力の測定を説明する図である。従来のジッタ耐力の測定は、図1Aに示すような入力信号に、図1Bに示すようなホワイトノイズを重畳することにより、入力信号にランダムジッタを印加している。図1Cにランダムジッタが印加された入力信号を示す。そして、ランダムジッタが印加された入力信号を電子デバイスに供給して電子デバイスにビット誤りが生じるかを測定する。
- 25 図 2 は、入力信号にジッタを印加するための従来のジッタ印加装置 2 0 0 の構成を示す。パターン発生器 2 0 2 が生成する入力信号には、サイン波ジッタソース 2 0 6 によりサイン波ジッタが印加され、更に確定ジッタソース 2 0 8 及びランダム

ジッタソースにより、確定ジッタ及びランダムジッタが印加される。このとき、入力信号に印加されるジッタ量は、ランダムジッタの大きさ及びサイン波ジッタの大きさにより調整される。そして、リミッティングアンプ214により、入力信号をアンプし、一定値以上及び一定値以下の振幅成分をクリップして出力する。

図3は、リミッティングアンプ214の動作を説明する図である。リミッティングアンプ214には、図3Aに示すような入力信号が与えられる。当該入力信号には、ランダムジッタが印加されているため、入力信号は振幅変調成分を有している。

リミッティングアンプ214は、図3Bに示すように、入力信号の振幅成分のうち、第1の閾値以上、及び第2の閾値以下の振幅成分を除去し、振幅変調成分を低減するが、第1の閾値以下且つ第2の閾値以上の範囲における振幅変調成分は除去できない。電子デバイスのジッタ耐力を測定するためには、図3Cに示す入力信号のように、振幅変調成分を有さない入力信号を電子デバイスに供給し、位相方向のジッタ成分のみによるビット誤りを検出する必要があるが、従来のジッタ印加装置200では、図3Bに示すように振幅変調成分が入力信号に残留しているため、当該振幅変調成分によるビット誤りをも検出してしまう。このため、電子デバイスのジッタ耐力を過小に評価してしまう。また、従来のジッタ印加装置200は、サイン波ジッタソース206、確定ジッタソース208、及びランダムジッタソース212の3つのジッタソースを備えているため、装置コストが大きくなってしまう。

そこで本発明は、上記の課題を解決することのできる試験装置及び試験方法を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

発明の開示

5

10

15

20

25 上記課題を解決するために、本発明の第1の形態においては、電子デバイスを 試験する試験装置であって、与えられる入力信号に振幅変調成分を生じさせずに 確定ジッタを印加し、電子デバイスに供給する確定ジッタ印加手段と、確定ジッ 夕印加手段が印加する確定ジッタの大きさを制御するジッタ量制御手段と、入力信号に応じて電子デバイスが出力する出力信号に基づいて、電子デバイスの良否を判定する判定手段とを備える試験装置を提供する。

確定ジッタ印加手段は、入力信号を通過させ、確定ジッタを印加する1次フィ 5 ルタを有してよい。また、確定ジッタ印加手段は、入力信号を通過させ、確定ジッタを印加するケーブルを有してもよい。

ジッタ量制御手段は、入力信号と、電子デバイスにより入力信号から再生される再生クロック信号との間のアラインメントジッタのピークトゥピーク値のしきい値に基づいて、確定ジッタの大きさを決定してもよい。

10 試験装置は、入力信号にサイン波ジッタを印加するサイン波ジッタ印加手段を 更に備え、ジッタ量制御手段は、サイン波ジッタ印加手段が印加するサイン波ジッタの大きさを更に制御してよい。

15

20

ジッタ 量制御手段は、入力信号及び電子デバイスにより入力信号から再生される再生クロック信号の間のアラインメントジッタのピークトゥピーク値のしきい値と、良品の電子デバイスにおけるジッタ伝達関数とに基づいて、サイン波ジッタの大きさを決定してよい。また、ジッタ 量制御手段は、アラインメントジッタのピークトゥピーク値のしきい値に予め定められたサイン波ジッタ比率を乗じたサイン波ジッタしきい値と、ジッタ伝達関数とに基づいて、サイン波ジッタの大きさを決定し、アラインメントジッタのピークトゥピーク値のしきい値からサイン波ジッタしきい値を減じた確定ジッタしきい値と、ジッタ伝達関数とに基づいて、確定ジッタの大きさを決定してもよい。また、ジッタ量制御手段は、入力信号のタイミングジッタ系列と、良品の電子デバイスにより入力信号から再生された再生クロック信号のタイミングジッタ系列とに基づいて、ジッタ伝達関数を導出するジッタ伝達関数推定部を有してもよい。

25 サイン波ジッタ印加手段は、複数の周波数成分を有するサイン波ジッタを入力 信号に印加し、ジッタ量制御手段は、アラインメントジッタのピークトゥピーク 値のしきい値と、ジッタ伝達関数とに基づいて、サイン波ジッタが有する複数の 周波数成分のそれぞれの大きさを決定してよい。

5

10

15

ジッタ量制御手段は、複数の周波数成分のそれぞれについて、アラインメントジッタのピークトゥピーク値のしきい値に当該周波数成分について予め定められた周波数成分比率を乗じた周波数成分しきい値と、ジッタ伝達関数とに基づいて、サイン波ジッタの当該周波数成分についての大きさを決定し、アラインメントジッタのピークトゥピーク値のしきい値から周波数成分しきい値の合計値を減じた確定ジッタしきい値に基づいて、確定ジッタの大きさを決定してもよい。また、電子デバイスは、入力信号及び基準クロック信号を入力し、基準クロック信号に基づいて入力信号をサンプリングするものであり、当該試験装置は、基準クロック信号の位相をシフトする位相シフタを更に備えてもよい。

本発明の第2の形態においては、電子デバイスを試験する試験装置であって、与えられる入力信号にサイン波ジッタを印加し、電子デバイスに供給するサイン波ジッタ印加手段と、サイン波ジッタ印加手段が印加するサイン波ジッタの大きさを制御するジッタ量制御手段と、入力信号に応じて電子デバイスが出力する出力信号に基づいて、電子デバイスの良否を判定する判定手段とを備え、ジッタ量制御手段は、入力信号及び電子デバイスにより入力信号から再生される再生クロック信号の間のアラインメントジッタのピークトゥピーク値のしきい値と、良品の電子デバイスにおけるジッタ伝達関数とに基づいて、サイン波ジッタの大きさを決定する試験装置を提供する。

20 本発明の第3の形態においては、電子デバイスを試験する試験方法であって、 与えられる入力信号に振幅変調成分を生じさせずに確定ジッタを印加し、電子デ バイスに供給する確定ジッタ印加段階と、確定ジッタ印加段階において印加する 確定ジッタの大きさを制御するジッタ量制御段階と、入力信号に応じて電子デバ イスが出力する出力信号に基づいて、電子デバイスの良否を判定する判定段階と を備える試験方法を提供する。

確定ジッタ印加段階は、入力信号を通過させる1次フィルタを用いて、確定ジッタを印加してよい。確定ジッタ印加段階は、入力信号を通過させるケーブルを

用いて、確定ジッタを印加してもよい。

試験方法は、入力信号にサイン波ジッタを印加するサイン波ジッタ印加段階を 更に備えてよい。サイン波ジッタ印加段階は、複数の周波数成分を有するサイン 波ジッタを入力信号に印加してよい。

5 本発明の第4の形態においては、電子デバイスを試験する試験方法であって、 与えられる入力信号にサイン波ジッタを印加し、電子デバイスに供給するサイン 波ジッタ印加段階と、サイン波ジッタ印加段階において印加するサイン波ジッタ の大きさを制御するジッタ量制御段階と、入力信号に応じて電子デバイスが出力 する出力信号に基づいて、電子デバイスの良否を判定する判定段階とを備え、ジ ッタ量制御段階は、入力信号及び電子デバイスにより入力信号から再生される再 生クロック信号の間のアラインメントジッタのピークトゥピーク値のしきい値 と、良品の電子デバイスにおけるジッタ伝達関数とに基づいて、サイン波ジッタ の大きさを決定する試験方法を提供する。

尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、 15 これらの特徴群のサブコンビネーションも又、発明となりうる。

図面の簡単な説明

図1は、従来のジッタ耐力の測定を説明する図である。

図2は、入力信号にジッタを印加するための従来のジッタ印加装置200の 20 構成を示す図である。

図3は、リミッティングアンプ214の動作を説明する図である。図3Aは、入力信号を示し、図3Bは、リミッティングアンプ214が出力する信号を示し、図3Cは、振幅変調成分を有さない入力信号を示す。

図4は、本発明の実施形態に係る電子デバイス10の構成の一例を示す図で 25 ある。図4Aは、電子デバイス10の構成の第1の例を示す。図4Bは、電子デ バイス10の構成の第2の例を示す。

図5は、最悪ケースのアラインメントジッタを模式的に示す図である。

図6は、電子デバイス10のジッタ伝達関数の一例を示す図である。

図7は、ケーブルを伝送した入力信号のスペクトルの一例を示す図である。

図8は、本発明の実施形態に係る試験装置100の構成の一例を示す図である。

5 図9は、フィルタのステップ応答の一例を示す図である。図9Aは、1次フィルタのステップ応答を示し、図9Bは、2次フィルタのステップ応答を示す。

図10は、電子デバイス10を試験する試験方法の一例を示すフローチャートである。

図11は、試験装置100の構成の他の例を示す図である。

10 図12は、電子デバイス10を試験する試験方法の他の例を示すフローチャートである。

図13は、試験装置100の構成の他の例を示す図である。

図14は、試験装置100の構成の他の例を示す図である。

図15は、電子デバイス10を試験する試験方法の他の例を示すフローチャ 15 ートである。

図16は、本発明の実施形態に係る試験方法による電子デバイス10の試験 結果の一例を示す。

発明を実施するための最良の形態

20 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

まず、本実施形態に係る試験装置及び試験方法の原理を説明する。

- (1) 被試験デバイス (Device Under Test)
- 25 図4は、本発明の実施形態に係る電子デバイス10の構成の一例を示す図である。 図4Aは、電子デバイス10の構成の第1の例を示す。本実施形態に係る電子デバ イス10は、一例としてデシリアライザであり、クロック再生回路41 (Clock

Recovery) と、ビットサンプラ42 (Bit Sampler) と、クロック分周回路43 (Clock Divider) と、デマルチプレクサ44 (DEMUX) とを備える。クロック再生回路41は、シリアルビット列 (Serial Data Stream) の入力信号からクロック信号を再生し、再生クロック信号 (Recovered Clock) として出力する。ビットサンプラ42は、シリアルビット列の入力信号を、再生クロック信号に基づいてサンプリングする。クロック分周回路43は、再生クロック信号を分周する。デマルチプレクサ44は、ビットサンプラ42によりサンプリングされたビット列を、クロック分周回路43により分周された再生クロック信号を用いてシリアル・パラレル変換し、例えば16ビットの再生データとして出力する。

ジッタの影響により入力信号のビット列における立ち上がりエッジがゆれたり、 再生クロック信号のジッタによりサンプリングタイミングがゆれると、入力信号に おける隣り合う立ち上がりエッジのタイミングがサンプリングタイミングをそれぞ れクロスする。この結果ビットサンプラ42は、先行するビットや次のビットをサ ンプリングしてしまうため、デマルチプレクサ44が出力する再生データにビット 誤りが生じる。

図4Bは、電子デバイス10の構成の第2の例を示す。図4Bにおいて図4Aと同一の符号を付した構成要素は、以下に説明する点を除いて図4Aに関連して説明した構成要素と同一の構成及び機能を有する。本例に係る電子デバイス10は、PLL45と、位相アライメント手段46 (Phase Alignment)と、ビットサンプラ42と、クロック分周回路43と、デマルチプレクサ44とを備え、データ信号(入力信号)及び基準クロック (Reference Clock) 信号を入力して、基準クロック信号に基づいてデータ信号をサンプリングする。

20

25

PLL45は、基準クロック信号を入力して、入力信号のサンプリングに用いるサンプリングクロックを生成する。本例において、PLL45が生成するサンプリングクロックは、入力信号のN倍の周波数を有する。位相アライメント手段46は、サンプリングクロックを入力信号に対して位相調整する。ビットサンプラ42は、位相調整されたサンプリングクロックを用いて入力信号をサイクル当たりN個のサ

ンプリングタイミングにおいてサンプリングし、これらのサンプリングタイミング のうち最も誤り率が低いタイミングでサンプリングされたデータを用いてビット列 を再生する。

ジッタの影響により入力信号のビット列における立ち上がりエッジがゆれたり、 サンプリングクロックのジッタによりサンプリングタイミングがゆれると、入力信 号における隣り合う立ち上がりエッジのタイミングがサンプリングタイミングをそ れぞれクロスする。この結果ビットサンプラ42は、先行するビットや次のビット をサンプリングしてしまうため、デマルチプレクサ44が出力する再生データにビット誤りが生じる。

10 第2の例に示した電子デバイス10は、入力信号及び基準クロック信号の間の静的な位相差により、入力信号とサンプリングクロックの間に最大 1/N UI(Unit Interval)の位相差が生じる。入力信号及びサンプリングクロックの間に位相差が生じると、次に示すアラインメントジッタにオフセットを与えることなり、ビットサンプラ42によるビット列再生におけるタイミングマージンを小さくなることから、ビット誤りが生じやすくなる。

(2) アラインメントジッタ (alignment jitter)

5

20

アラインメントジッタは、入力信号である入力データ列のタイミング・ジッタ Δθ[nT]と、再生クロック信号のタイミングジッタΔφ[nT]の間のアラインメント誤差である(「Patrick R. Trischitta and Eve L. Varma, Jitter in Digital Transmission Systems, Artech House, p. 86, 1989.」参照)。アラインメントジッタは、以下の式(1)により求めることができる。

$$\Delta a lign[nT] = \Delta \phi[nT] - \Delta \theta[nT] \tag{1}$$

電子デバイス10は、入力データ列と再生クロックのタイミング・アラインメ 25 ント誤差、すなわち、アラインメントジッタがしきい値より大きくなると、ビッ ト誤りを生じる。

図5は、ビット誤りを生じない範囲における最悪ケースのアラインメントジッ

タを模式的に示す図である。最悪ケースの場合、アライメントジッタにより、再生ビットの境界が 0 UI から 0.5 UI の間をスイングする。そして、アライメントジッタの振幅が例えば 0.5 UIpp を超えると、電子デバイス 1 0 はビット誤りを生じる。

5

10

15

25

(3) ジッタ伝達関数 (Jitter transfer function)

次に、タイミングジッタからジッタ伝達関数をもとめる手順を示す。試験装置によるサンプリング周期 Tsを試験対象のクロック再生回路 4 1 のクロック周期 T に等しくし、ゼロ交叉(立ち上がりエッジまたは立下りエッジ)付近の瞬時位 相雑音 Δθ(t)または Δφ(t)を再サンプリングすると、入力タイミングジッタ Δθ[nT]と出力タイミングジッタ Δφ[nT]を得ることができる。そして、Fourier 変換によって Δθ[nT]と Δφ[nT]を 周波数領域へ変換すれば、以下の式(2)に示す入力タイミングジッタスペクトル(timing jitter spectrum)、及び、式(3)に示す出力タイミングジッタスペクトルを得ることができる(「Takahiro J. Yamaguchi, Mani Soma, Louis Malarsie, Masahiro Ishida, Hirobumi Musha, "Timing Jitter Measurement of 10 Gbps Bit Clock Signals Using Frequency Division," Proc. IEEE VLSI Test Symposium, Monterey, USA, April 28・May 2, 2002.」参照)。

$$\Delta\Theta[f_{J}] = \frac{1}{L} \sum_{k=0}^{L} \Delta\theta(kT) \exp\left(-j\frac{2\pi f_{J}k}{L}\right)$$
 (2)

$$\Delta\Phi[f_{J}] = \frac{1}{L} \sum_{k=0}^{L} \Delta\phi(kT) \exp\left(-j\frac{2\pi f_{J}k}{L}\right)$$
 (3)

タイミングジッタは周期 T の弱義周期定常(wide-sense cyclostationary)であるから、タイミングジッタ・スペクトルを用いる方がが位相雑音スペクトルを用いる場合と比較し変調ノイズ源の解析に有効である。ただし、狭帯域のフィルタを通過させ、弱義周期定常信号を定常信号に変換すると、以下の式(4)及び(5)が成り立つ。

$$\Delta\Theta(f_I) \approx \Delta\Theta[f_I] \tag{4}$$

$$\Delta\Phi(f_J) \approx \Delta\Phi[f_J] \tag{5}$$

すなわち、勧告(「ITU-T, Recommendation G.958: Digital Line Systems Based on the Synchronous Digital Hierarchy for Use on Optical Fibre Cables, November 1994.」、「ITU-T, Recommendation O.172: Jitter and Wander Measuring Equipment for Digital Systems Which are Based on the Synchronous Digital Hierarchy (SDH), March 1999.」、及び、「Bellcore, Generic Requirements GR-1377-Core: SONET OC-192 Transport System Genetic Criteria, December 1998.」参照)のように狭帯域のフィルタをもちいると、ゼロ交叉におけるサンプリング(弱義周期定常信号にともなう処理)を避けることもできる。

5

10

20

ジッタ伝達関数 $H_j(f_j)$ は、上記 (2) 及び (3) (または (4) 及び (5)) に示したタイミングジッタ・スペクトルから、以下の式 (6)、(7)、及び (8) を用いて推定することができる。

15
$$H_J(f_J) = |H_J(f_J)| \exp(-j\Delta\Psi(f_J))$$
 (6)

$$H_{J}(f_{J}) = \frac{\Delta \Phi[f_{J}]}{\Delta \Theta[f_{J}]} \tag{7}$$

$$\Delta \Psi(f_I) = \angle \Delta \Phi[f_I] - \angle \Delta \Theta[f_I] \tag{8}$$

また、入力タイミングジッタと出力タイミングジッタ間の相互スペクトル (cross spectrum) と、入力タイミングジッタのパワスペクトルとを用いても、ジッタ伝達関数を求めることができる。

$$H_{J}(f_{J}) = \frac{\Delta \Phi[f_{J}] \Delta \Theta^{*}[f_{J}]}{\Delta \Theta[f_{J}] \Delta \Theta^{*}[f_{J}]} \tag{9}$$

図6は、電子デバイス10のジッタ伝達関数の一例を示す。

更に、式(7)およびフーリエ変換の線形性から、入力タイミングジッタ $\Delta\theta$ [nT] と出力タイミングジッタ $\Delta\phi$ [nT]は、以下の式(10)に示す関係を有する。

$$\Delta \theta[nT] = H_J(f_J) \Delta \phi[nT] \tag{1.0}$$

なお、H_J(f_J)は複素数である。

(4) ジッタの大きさの決定

式(12)となる。

20

(4-1) サイン波ジッタを印加した場合

5 次に、電子デバイス10への入力データ列に対して、以下の式(11)に示す、 ジッタ周波数 f₃ のサイン波ジッタを印加する場合における、ジッタの大きさの 決定方法を示す。

$$\Delta\theta[nT] = \frac{A}{2}\cos(2\pi f_J nT + \varphi)$$
 [UI] (11)

ここで、A はサイン波ジッタの振幅、φはサイン波ジッタの初期位相である。
10 ジッタ周波数 f における電子デバイス 1 0 のジッタ伝達関数を H_J(f)とすると、
クロック再生回路 4 1 による再生クロックに生じるタイミングジッタは、以下の

$$\Delta\phi[nT] = H_J(f_J)\frac{A}{2}\cos(2\pi f_J nT + \varphi)$$
 [UI] (12)

式(11)及び(12)を式(1)に代入すると、以下の式(13)に示すア 15 ラインメントジッタを得ることができる。

$$\Delta a lign[nT] = \{H_J(f_J) - 1\} \frac{A}{2} \cos(2\pi f_J nT + \varphi)$$
 [UI] (1 3)

アライメントジッタのピークツゥピーク値 Δa lignpp がしきい値 $\Delta th,PP$ (例えば 0.5 UIpp) を超えると、電子デバイス10はビット誤りを生じる。したがって、電子デバイス10がビット誤りを生じないための条件は次の式 (14) で与えられる。

$$\Delta align_{pp} = A \cdot |H_J(f_J) - 1| < \Delta_{ih,pp}$$
 [UI_{pp}] (14)

本実施形態に係る試験装置及び試験方法においては、式(13)を満たす振幅 Aを算出することにより、電子デバイス10へ印加するサイン波ジッタの大きさ を決定する。そして、算出した振幅 A を用いて式(11)に示すサイン波ジッ タを入力データ列に印加して、電子デバイス10がビット誤りを生じるか否かを 判定することにより、ジッタ周波数 fg におけるジッタ耐力が劣化した不良デバ イスを判別することができる。

(4-2) マルチトーンのサイン波ジッタを印加した場合

5 次に、電子デバイス10への入力データ列に対して、以下の式(15)に示す マルチトーンのサイン波ジッタを印加する場合における、ジッタの大きさの決定 方法を示す。ここで、マルチトーンのサイン波ジッタとは、複数の周波数成分(ジッタ周波数) f_k (k=1,2,...,N) のそれぞれに対応するサイン波ジッタを合成したサイン波ジッタである。

10
$$\Delta\theta[nT] = \sum_{k=1}^{N} \frac{A_k}{2} \cos(2\pi f_k nT + \varphi_k)$$
 [UI] (15)

ここで、 A_k はジッタ周波数 f_k のサイン波ジッタの振幅、 ϕ_k はジッタ周波数 f_k のサイン波ジッタの初期位相である。

マルチトーンのサイン波ジッタが印加された場合、クロック再生回路 4 1 による再生クロックに生じるタイミングジッタは、以下の式 (16) となる。

15
$$\Delta \phi[nT] = \sum_{k=1}^{N} H_J(f_k) \frac{A_k}{2} \cos(2\pi f_k nT + \varphi_k) \qquad [UI] \qquad (16)$$

式(15)及び(16)を式(1)に代入すると、以下の式(17)に示すアラインメントジッタを得ることができる。

$$\Delta align[nT] = \sum_{k=1}^{N} \left\{ H_J(f_k) - 1 \right\} \frac{A_k}{2} \cos(2\pi f_k nT + \varphi_k)$$
 [UI] (17)

アライメントジッタのピークツゥピーク値 $\Delta a lign_{PP}$ がしきい値 Δth_{PP} (たとえ 0.5 $U I_{PP}$)を超えると、電子デバイス10はビット誤りを生じる。したがって、電子デバイス10がビット誤りを生じないための条件は次の式(18)で与えられる。

$$\Delta align_{pp} < \sum_{k=1}^{N} A_k \cdot \left| H_J(f_k) - 1 \right| < \Delta_{th,PP}$$
 [UI_{pp}] (18)

本実施形態に係る試験装置及び試験方法においては、式 (13)を満たす振幅 A_k を算出することにより、電子デバイス10へ印加するサイン波ジッタの大きさを決定する。そして、算出した振幅 A_k を用いて式 (15)に示すサイン波ジッタを入力データ列に印加して、電子デバイス10がビット誤りを生じるか否かを判定することにより、ジッタ周波数 f_k ($k=1,2,\cdots,N$) のいずれかにおけるジッタ耐力が劣化した不良デバイスを判別することができる。

以上において、入力データ列に印加する複数サイン波ジッタの各ジッタ振幅 A_k は、式(18)を満たすように設定するが、各ジッタ周波数 f_k のジッタ振幅 A_k を同一の値に設定してもよいし、試験すべきジッタ周波数 f_k の重要度に対応して重み(weight)をつけて設定してもよい。

(4-3) 確定ジッタを印加した場合

10

次に、電子デバイス10への入力データ列に対して、以下の式(19)に示す 確定ジッタを印加する場合における、ジッタの大きさの決定方法を示す。

15
$$\Delta\theta[nT] = \int_{-\infty}^{\infty} \frac{A(f)}{2} \cos(2\pi f nT + \varphi(f)) df \qquad [UI] \qquad (19)$$

ジッタ周波数 fにおける電子デバイス10のジッタ伝達関数を H_J(f)とすると、 クロック再生回路41による再生クロックに生じるタイミングジッタは、以下の 式(20)となる。

$$\Delta \phi[nT] = \int_{-\infty}^{\infty} H_J(f) \frac{A(f)}{2} \cos(2\pi f n T + \varphi(f)) df \qquad [UI] \qquad (2 0)$$

20 ここで、A(f)はジッタ周波数 fにおけるジッタ振幅、 $\phi(f)$ はジッタ周波数 fにおけるジッタの初期位相である。

式(19)と式(20)を式(1)に代入すると、以下の式(21)に示すアラインメントジッタを得ることができる。

$$\Delta align[nT] = \int_{-\infty}^{\infty} \{H_{J}(f) - 1\} \frac{A(f)}{2} \cos(2\pi f n T + \varphi(f)) df \qquad [UI] \qquad (21)$$

アライメントジッタのピークツゥピーク値 Δ alignpp がしきい値 Δ th,PP(たとえば 0.5 UIpp)を超えると、電子デバイス 1 0 はビット誤りを生じる。すなわち、電子デバイス 1 0 がビット誤りを生じないための条件は次の式(2 2)で与えられる。

$$\Delta a lign_{PP} \equiv \left| \int_{0}^{f_{min}} \left\{ H_{J}(f) - 1 \right\} \frac{A(f)}{2} \cos(2\pi f n T + \varphi(f)) df \right| < \Delta_{th,PP}$$
 (2.2)

5

10

15

図7は、ケーブルを伝送した入力信号のスペクトルの一例を示す。本例において、入力信号のキャリア周波数は2.5Gbpsであり、ケーブル長は20mである。図7に示すように、当該ケーブルを伝送することにより、入力信号のスペクトルには、キャリア周波数の近傍に片側200MHz程度の広い帯域のサイドバンドが生じる。すなわち、入力信号に印加される確定ジッタは、200MHz程度の周波数成分を有しており、ループフィルタのカットオフ周波数より十分高い周波数成分を有する。このように確定ジッタは、電子デバイス10、たとえば、デシリアライザやクロック再生器、PLLなどのループ帯域fbound(通常1MHz程度)に比べ、広い周波数帯域(数百MHzから数GHz)にエネルギーをもつ。また、電子デバイス10のループ帯域外におけるジッタ伝達関数は、図7に示したようにほとんどゼロである。したがって、ループ帯域内のジッタによるアライメントジッタは、ループ帯域外のジッタによるアライメントジッタに比べ無視できる程度に十分小さく、式(23)が成立する。

$$\int_{0}^{f_{lowed}} \{H_{J}(f) - 1\} \frac{A(f)}{2} \cos(2\pi f n T + \varphi(f)) df << \int_{f_{lowed}}^{f_{max}} \{H_{J}(f) - 1\} \frac{A(f)}{2} \cos(2\pi f n T + \varphi(f)) df$$

··· (2³)

したがって、式(21)で示したアライメントジッタは、以下の式(24)の に示すように変形することができる。

$$\Delta align[nT] \approx \int_{f_{heard}}^{f_{max}} \{H_{J}(f) - 1\} \frac{A(f)}{2} \cos(2\pi f n T + \varphi(f)) df$$

$$\approx -\int_{f_{heard}}^{f_{max}} \frac{A(f)}{2} \cos(2\pi f n T + \varphi(f)) df \qquad [UI] \qquad (2.4)$$

$$\approx -\Delta \theta[nT]$$

ここで、 $|H_I(f > f_{hound})| \approx 0$ を用いた。

10

そして、式(22)で示した条件も、式(24)を用いて次の式(25)で表される。

5
$$\Delta align_{pp} \approx \Delta \theta_{pp} < \Delta_{th,pp}$$
 [UI_{pp}] (2.5)

ここで、 $\Delta\theta_{PP}$ は入力データ列に印加された確定ジッタのピークツゥピーク値を表す。

本実施形態に係る試験装置及び試験方法においては、式(22)又は式(25) を満たすように、確定ジッタの振幅を決定する。そして、決定した確定ジッタを 入力データ列に印加して、電子デバイス10がビット誤りを生じるか否かを判定 することにより、主に電子デバイス10のループ帯域外におけるジッタ耐力が劣 化した不良デバイスを判別することができる。

(4-4) マルチトーンのサイン波ジッタ及び確定ジッタを印加した場合

15 次に、電子デバイス10への入力データ列に対して、以下の式(26)に示す、 ジッタ周波数 fk(k=1,2,…,N)の複数の周波数成分を有するサイン波ジッタと、以 下の式(27)に示す確定ジッタとを印加する場合における、ジッタの大きさの決 定方法を示す。

$$\Delta\theta_{multi-tone}[nT] = \sum_{k=1}^{N} \frac{A_k}{2} \cos(2\pi f_k nT + \varphi_k)$$
 [UI] (26)

$$\Delta\theta_{\text{determin} ivic}[nT] = \int_{0}^{f_{\text{max}}} \frac{A(f)}{2} \cos(2\pi f n T + \varphi(f)) df \qquad [UI] \qquad (2.7)$$

ジッタ周波数 f における被試験デバイスのジッタ伝達関数を H_J(f)とすると、 クロック再生回路 4 1 による再生クロックに生じるタイミングジッタは、以下の 式(28)となる。

15

20

$$\Delta\phi[nT] = \sum_{k=1}^{N} H_J(f_k) \frac{A_k}{2} \cos(2\pi f_k nT + \varphi_k)$$

$$+ \int_{0}^{f_{max}} H_J(f_k) \frac{A(f)}{2} \cos(2\pi f nT + \varphi(f)) df$$
[UI] (28)

したがってアライメントジッタは、次の式(29)で与えられる。

$$\Delta align[nT] = \sum_{k=1}^{N} \{H_{J}(f_{k}) - 1\} \frac{A_{k}}{2} \cos(2\pi f_{k} nT + \varphi_{k})$$

$$+ \int_{0}^{f_{max}} \{H_{J}(f_{k}) - 1\} \frac{A(f)}{2} \cos(2\pi f_{k} nT + \varphi(f)) df \qquad (29)$$

$$= \sum_{k=1}^{N} \{H_{J}(f_{k}) - 1\} \frac{A_{k}}{2} \cos(2\pi f_{k} nT + \varphi_{k}) - \Delta \theta_{determunstic}[nT]$$

5 アライメント・ジッタのピークツゥピーク値Δalignpp がしきい値Δth,pp (たとえば 0.5 UIpp) を超えると、電子デバイス10はビット誤りを生じる。したがって、電子デバイス10がビット誤りを生じないための条件は次の式(30)で与えられる。

$$\Delta align_{PP} < \sum_{k=1}^{N} A_k \cdot |H_J(f_k) - 1| + \Delta \theta_{deterministic, PP} < \Delta_{th, PP}$$
 [UI_{PP}] (30)

10 ここで、確定ジッタにおいて、ループ帯域内のジッタによるアライメントジッタは、ループ帯域外のジッタによるアライメント・ジッタに比べ無視できる程度 に十分小さい(式 (23))と仮定した。

本実施形態に係る試験装置及び試験方法においては、式(29)を満たすように、サイン波ジッタにおける複数の周波数成分のそれぞれのサイン波の振幅、及び、確定ジッタの振幅を決定する。そして、決定したサイン波ジッタ及び確定ジッタを入力データ列に印加して、電子デバイス10がビット誤りを生じるか否かを判定する。これにより、本実施形態に係る試験装置及び試験方法によれば、ジッタ周波数 f_k ($k=1,2,\cdots,N$) の何れかにおけるジッタ耐力、または、電子デバイス10のループ帯域外におけるジッタ耐力が劣化した不良デバイスを判別することができる。

以上において、入力データ列に印加する確定ジッタ量と複数サイン波ジッタの各ジッタ振幅は、式(30)を満たすように設定するが、確定ジッタの振幅とマルチトーンのサイン波ジッタ振幅を同一の値に設定してもよいし、試験すべきジッタ周波数領域(ループ帯域内またはループ帯域外)の重要度に対応して重み(weight)をつけて設定してもよい。

(5) アラインメントジッタのしきい値の決定方法

電子デバイス10の良否判定の基準となるしきい値Δτh,PP は、最悪ケースのアラインメント・ジッタから 0.5 UIPP と設定してもよく、良品の電子デバイス10のジッタ耐力の下限値から求めてもよい。また、電子デバイス10のジッタ耐力の典型値から求めてもよく、電子デバイス10の試験仕様、たとえば、SDHデバイスに対する ITU-T G.958 試験仕様、に規定されているジッタ耐力の仕様値から求めてもよく、試験を行う者が設定してもよい。

15 (6) ランダムジッタ

5

10

電子デバイス10のループ帯域外のランダムジッタは、式(19)と同様に確 定ジッタとして扱える。また、電子デバイス10のループ帯域内のランダムジッ タは、式(15)と同様にマルチトーンのサイン波ジッタとして扱える。

20 図8は、本発明の実施形態に係る試験装置100の構成の一例を示す図である。 試験装置100は、電子デバイス10のジッタ耐力を試験する装置であって、パターン発生器102、確定ジッタ印加手段104、ジッタ量制御手段106、及び判定手段108を備える。電子デバイス10は、例えばシリアル通信デバイスやシリアル I/Oデバイスである。また、電子デバイス10は、これらのデバイスには限定されない。例えばこれらのデバイスの他に、電子回路や電子回路を含むシステム等であってもよい。

パターン発生器102は、電子デバイス10に供給するための入力信号(入力デ

一夕列)を生成する。確定ジッタ印加手段104は、パターン発生器102が生成 した入力信号を受け取り、入力信号に振幅変調成分を生じさせずに確定ジッタを印 加して、電子デバイス10に供給する。確定ジッタとは、例えば入力信号の信号パ ターンに依存するジッタである。

5 例えば、確定ジッタ印加手段104は、入力信号を通過させることにより、入力信号に確定ジッタを印加する1次フィルタであってよい。当該1次フィルタは、例えばRCフィルタである。この場合、1次フィルタにおける抵抗成分及び容量成分は、可変であることが好ましい。

また、確定ジッタ印加手段104は、入力信号を通過させることにより、確定 10 ジッタを印加するケーブルを有していてもよい。この場合、確定ジッタ印加手段 104は、並列に設けられ、異なる長さの複数のケーブルを有することが好まし い。

また、確定ジッタ印加手段104は、入力信号の振幅変調成分を除去するリミッティングアンプを有していてもよい。

15 ジッタ量制御手段106は、確定ジッタ印加手段104が発生して入力信号に 印加する確定ジッタの大きさを制御する。例えば、確定ジッタ印加手段104が 1次フィルタを用いて確定ジッタを発生する場合、ジッタ量制御手段106は、 1次フィルタの抵抗成分及び容量成分の大きさを制御することにより、印加され る確定ジッタの大きさを制御する。

20 また、確定ジッタ印加手段104が複数のケーブルを有する場合、ジッタ量制 御手段106は、いずれのケーブルに入力信号を通過させるかを選択することに より、ケーブルにより発生される確定ジッタの大きさを制御する。

そして、判定手段108は、入力信号に応じて電子デバイス10が出力信号の ビット誤りを検出することにより、電子デバイス10の良否を判定する。このと き、判定手段108は、出力信号と比較するべき期待値信号をパターン発生器1 02から受け取り、出力信号と期待値信号とのビットを比較することにより、ビット誤りを検出する。

25

このようなビット誤りの検出を、印加する確定ジッタの大きさ毎に行うことにより、電子デバイス10のジッタ耐力を測定することができる。即ち、ジッタ量制御手段106は、確定ジッタの大きさを徐々に変化させ、判定手段108は、ジッタ量制御手段106が変化させた確定ジッタの大きさ毎に、出力信号のビット誤りを検出する。そして、電子デバイス10のジッタ耐力の仕様値等と、測定したジッタ耐力とを比較することにより、電子デバイス10の良否を判定する。また、試験装置100は、電子デバイス10のジッタ耐力の仕様値の近傍のみを測定してもよい。

5

20

10 図9は、フィルタのステップ応答の一例を示す図である。図9Aは、1次フィルタのステップ応答を示し、図9Bは、2次フィルタのステップ応答を示す。確定ジッタ印加手段104が1次フィルタを用いて確定ジッタを発生する場合、当該1次フィルタのステップ応答は、図9Aのようになる。図9Aに示すように1次フィルタのステップ応答は、滑らかに増加する特性であるため、図3において15 説明したような振幅変調が生じない。このため、1次フィルタにより確定ジッタを発生した場合、振幅変調によるビット誤りは検出されず、ジッタのみによるビット誤りを検出することができる。

これに対し、2次フィルタにより入力信号に確定ジッタを印加する場合、2次フィルタのステップ応答は図9Bに示したようになるため、図3において説明したような振幅変調が生じてしまう。このため、振幅変調によるビット誤りが検出され、電子デバイス10のジッタ耐力を精度よく検出できない場合がある。本例における試験装置100は、1次フィルタを用いて確定ジッタを発生するため、電子デバイス10のジッタ耐力を精度よく検出することができる。

また、電子デバイス10に含まれるPLL等のクロック再生回路のループ帯域 25 外のジッタ耐力を試験する場合、クロック再生回路のループフィルタのカットオ フ周波数より高い周波数成分を有するジッタを入力信号に印加する必要がある。 例えば、2.5Gbps の通信デバイスのクロック再生回路に用いられているループフ

ィルタのカットオフ周波数は、IMHz以上の周波数範囲であるが、ケーブルを用いてジッタを発生することにより、当該カットオフ周波数より十分高い周波数成分を有するジッタを発生することができる。

5 図10は、電子デバイス10を試験する試験方法の一例を示すフローチャート である。当該試験方法は、図8に関連して説明した試験装置100を用いて行っ てよい。

まず、確定ジッタ印加段階S302において、入力信号に確定ジッタを印加する。S302では、確定ジッタ印加手段104を用いて、入力信号に振幅変調成分を生じさせずに確定ジッタを印加する。このとき、確定ジッタ印加手段104により発生する確定ジッタの大きさは、ジッタ量制御段階S304において、ジッタ量制御手段106によって制御される。そして、判定段階S306において、入力信号に応じて電子デバイス10が出力する出力信号に基づいて、電子デバイス10の良否を判定する。

10

25

以上において、ジッタ量制御手段106は、入力信号と、電子デバイス10により入力信号から再生される再生クロック信号との間のアラインメントジッタのピークトゥピーク値のしきい値に基づいて、確定ジッタの大きさを決定する。より具体的には、ジッタ量制御手段106は、式(22)又は(25)を満たすように確定ジッタのピークツゥピーク値を決定する。そして、ジッタ量制御段階20 S304において、ジッタ量制御手段106は、以上により決定した値を振幅とする確定ジッタを入力信号に印加するように、確定ジッタ印加手段104を調整する。

ここで、アラインメントジッタのピークトゥピーク値のしきい値Διh, PP は、本 実施形態に係る試験装置及び試験方法の原理(5)に示した方法により設定して よい。またジッタ量制御手段106は、良品の電子デバイス10について試験装 置100により測定したアラインメントジッタのピークトゥピーク値、又は、複 数の良品の電子デバイス10について試験装置100により測定したアライン メントジッタの最小値をしきい値Δth,PPとして用いてもよく、これに代えて、複数の電子デバイス10について試験装置100により測定したアラインメントジッタの統計値、すなわち例えばアラインメントジッタの平均値及び分散等に基づいて、しきい値Δth,PPを定めてもよい。

5

10

15

20

25

図11は、試験装置100の構成の他の例を示す図である。本例における試験 装置100は、図8において説明した試験装置100の構成に加え、サイン波ジッタ印加手段110を更に備える。図11において図8と同一の符号を付した構成要素は、以下に説明する点を除いて図8に関連して説明した構成要素と同一の 構成及び機能を有する。

サイン波ジッタ印加手段110は、パターン発生器102が生成する入力信号に、サイン波ジッタを印加する。例えば、サイン波ジッタ印加手段110は、パターン発生器102が入力信号を生成するために用いるクロックの位相を、サイン波を用いて変調することにより、サイン波ジッタを発生する。このとき、サイン波ジッタ印加手段110は、単一の周波数成分を有するサイン波ジッタを発生してもよい。

ジッタ量制御手段106は、確定ジッタ印加手段104が入力信号に印加する確定ジッタの大きさに加えて、サイン波ジッタ印加手段110が入力信号に印加するサイン波ジッタの大きさを更に制御する。本例における試験装置100によれば、入力信号に対し、確定ジッタ及びサイン波ジッタを有する予め定められた大きさのジッタを印加することができる。

図12は、電子デバイス10を試験する試験方法の他の例を示すフローチャートである。本例における試験方法は、図10において説明した試験方法に加えて、サイン波ジッタ印加段階S308を更に有する。サイン波ジッタ印加段階S308は、図11において説明したサイン波ジッタ印加手段110を用いて、入力信号にサイン波ジッタを印加する。そして、S302~S306の処理を行うこと

により、電子デバイス10の良否を判定する。

5

10

以上において、ジッタ量制御手段106は、入力信号及び電子デバイス10により入力信号から再生される再生クロック信号の間のアラインメントジッタのピークトゥピーク値のしきい値と、良品の電子デバイス10におけるジッタ伝達関数とに基づいて、サイン波ジッタの大きさを更に決定する。以下に、確定ジッタ及びサイン波ジッタの大きさの決定方法を示す。

(1) 確定ジッタ及びサイン波ジッタの決定方法1

本実施形態に係る試験装置及び試験方法の原理(4-1)に示したサイン波ジッタ及び(4-3)に示した確定ジッタを発生する場合、ジッタ量制御手段106は、これらの大きさを以下に例示する方法により決定する。

まずジッタ量制御手段106には、入力信号に発生すべきジッタの大きさのうち、サイン波ジッタの比率を示すサイン波ジッタ比率、及び、確定ジッタの比率を示す確定ジッタ比率が予め設定される。

そして、ジッタ量制御手段106は、アラインメントジッタのピークトゥピーク値のしきい値Δth,PPにサイン波ジッタ比率を乗じたサイン波ジッタしきい値と、 良品の電子デバイス10におけるジッタ伝達関数とに基づいて、サイン波ジッタ の大きさを決定する。すなわち例えばジッタ量制御手段106は、式(14)に おけるしきい値Δth,PPをサイン波ジッタしきい値に置き換えて式(14)を満たす振幅Aを算出することにより、サイン波ジッタの大きさを決定してよい。

20 また、ジッタ量制御手段106は、アラインメントジッタのピークトゥピーク 値のしきい値Δth,PP からサイン波ジッタしきい値を減じた確定ジッタしきい値と、 ジッタ伝達関数とに基づいて、確定ジッタの大きさを決定する。すなわち例えば、 ジッタ量制御手段106は、式(22)又は(25)におけるしきい値Δth,PP を 確定ジッタしきい値に置き換えて、確定ジッタの大きさを決定してよい。 なお、 以上に示した確定ジッタしきい値は、アラインメントジッタのピークトゥピーク 値のしきい値Δth,PP に確定ジッタ比率を乗じた値となる。

(2) 確定ジッタ及びサイン波ジッタの決定方法2

本実施形態に係る試験装置及び試験方法の原理(4-4)に示したサイン波ジッタ及び確定ジッタを発生する場合、ジッタ量制御手段106は、アラインメントジッタのピークトゥピーク値のしきい値と、ジッタ伝達関数とに基づいて、サイン波ジッタが有する複数の周波数成分のそれぞれの大きさを決定する。すなわちジッタ量制御手段106は、これらの大きさを以下に例示する方法により決定する。

5

10

15

20

25

まずジッタ量制御手段106には、入力信号に印加すべきジッタの大きさのうち、サイン波ジッタの比率を示すサイン波ジッタ比率、及び、確定ジッタの比率を示す確定ジッタ比率が予め設定される。ここで、サイン波ジッタ比率は、マルチトーンのサイン波ジッタが有すべき複数の周波数成分のそれぞれについて、当該周波数成分の比率を示す、予め定められた周波数成分比率の合計値として設定される。

そして、ジッタ量制御手段106は、複数の周波数成分のそれぞれについて、アラインメントジッタのピークトゥピーク値のしきい値 $\Delta_{th,PP}$ に当該周波数成分について予め定められた周波数成分比率を乗じた周波数成分しきい値と、良品の電子デバイス10におけるジッタ伝達関数とに基づいて、サイン波ジッタの当該周波数成分についての大きさを決定する。すなわち例えば、ジッタ量制御手段106は、式(18)におけるしきい値 $\Delta_{th,PP}$ がサイン波ジッタしきい値となるように、複数の周波数成分のそれぞれについての振幅 A_k を算出することにより、複数の周波数成分を有するサイン波ジッタの大きさを決定してよい。

また、ジッタ量制御手段106は、アラインメントジッタのピークトゥピーク値のしきい値 Δ th,PP から周波数成分しきい値の合計値、すなわちサイン波ジッタしきい値、を減じた確定ジッタしきい値に基づいて、確定ジッタの大きさを決定する。すなわち例えば、ジッタ量制御手段106は、式(22)又は(25)におけるしきい値 Δ th,PP を確定ジッタしきい値に置き換えて、確定ジッタの大きさを決定してよい。なお、以上に示した確定ジッタしきい値は、アラインメントジッタのピークトゥピーク値のしきい値 Δ th,PP に確定ジッタ比率を乗じた値となる。

以上の処理により、ジッタ量制御手段106は、式(30)を満たすようなサイン波ジッタ及び確定ジッタの大きさを求めることができる。

以上の(1)及び(2)においてジッタの大きさを決定するために用いるジッタ伝達関数を求めるために、試験装置100は、ジッタ伝達関数推定部を有してもよい。ジッタ伝達関数推定部は、入力信号のタイミングジッタ系列と、良品の電子デバイス10により入力信号から再生された再生クロック信号のタイミングジッタ系列とに基づいて式(6)(7)(8)、又は、式(9)に例示した計算を行って、良品の電子デバイス10におけるジッタ伝達関数を導出する。ここで、ジッタ伝達関数推定部は、複数の良品の電子デバイス10について測定したジッタ伝達関数の統計値に基づいて、ジッタ量制御手段106が用いるジッタ伝達関数を定めてもよい。

5

10

15

また、図8から図12において、電子デバイス10の入力及び出力を1つとして説明したが、電子デバイス10が多入力多出力のデバイスである場合、試験装置100は、複数の入出力に対応して、パターン発生器102、確定ジッタ印加手段104、ジッタ量制御手段106、サイン波ジッタ印加手段110、及び判定手段108をそれぞれ複数備えていてもよい。また、図8及び図11において、パターン発生器102は、試験装置100の外部に設けられてもよい。

20 図13は、試験装置100の構成の他の例を示す図である。図13に示した試験装置100は、図8に示したパターン発生器102が生成する入力信号に代えて、送信側電子デバイス11 (Transmitter(DUT))が生成した信号を受信側電子デバイス12 (Receiver(DUT))への入力信号として用いる。図13において図8と同一の符号を付した構成要素は、以下に説明する点を除いて図8に関連して説明した構成要素と同一の構成及び機能を有する。

本実施形態に係る試験装置100は、確定ジッタ印加手段104と、ジッタ量制御手段106と、判定手段108とを備える。確定ジッタ印加手段104は、

送信側電子デバイス11により生成され受信側電子デバイス12に対して送信された信号を入力信号として、当該入力信号に振幅変調成分を生じさせずに確定ジッタを印加する。ジッタ量制御手段106は、図8に示したジッタ量制御手段106と同様にして、確定ジッタ印加手段104が入力信号に印加する確定ジッタの大きさを制御する。本実施形態に係る試験装置100による試験方法は、S302において確定ジッタ印加手段104が、送信側電子デバイス11から入力された入力信号に対して確定ジッタを印加する点、及び、S306において判定手段108が、受信側電子デバイス12から出力された出力信号に基づいて送信側電子デバイス11及び受信側電子デバイス12の良否を判定する点を除き、図10と同様である。

5

10

15

図13に示した試験装置100は、送信側電子デバイス11から入力される入力信号に対し、サイン波ジッタを印加するサイン波ジッタ印加手段110を更に備えてもよい。この場合における試験装置100による試験方法は、送信側電子デバイス11から複数の信号を送信させて、これらの信号のそれぞれに対してサイン波ジッタ印加手段110及び確定ジッタ印加手段104によりジッタを印加し受信側電子デバイス12へ入力する点、及び、これらの複数の信号に対する複数の出力信号に基づいて送信側電子デバイス11及び受信側電子デバイス12の良否を判定する点を除き、図12と同様である。

20 図14は、試験装置100の構成の他の例を示す図である。本例における試験 装置100は、基準クロック発生器20が発生する基準クロック信号に基づいて 動作する送信側電子デバイス11及び受信側電子デバイス12を試験する。ここで受信側電子デバイス12は、送信側電子デバイス11により発生されたデータ 信号(入力信号)及び基準クロック信号を入力し、基準クロック信号に基づいて 25 入力信号をサンプリングする。

試験装置100は、図13において説明した試験装置100の構成に加え、位相シフタ112を備える。位相シフタ112は、基準クロック発生器20により

発生された基準クロック信号の位相をシフトし、送信側電子デバイス11に対して入力される基準クロック信号と、受信側電子デバイス12に対して入力される基準クロック信号との間に予め定められた静的な位相差を与える。この位相差を用いることにより、試験装置100は、例えば送信側電子デバイス11及び受信側電子デバイス12の仕様により許容された範囲で基準クロック信号の位相誤差を送信側電子デバイス11及び受信側電子デバイス12に与えた状態で試験を行うことができる。

図15は、電子デバイス10を試験する試験方法の他の例を示すフローチャートである。本例における試験方法は、図10において説明した試験方法に加えて、位相シフト段階S310は、図14において説明した位相シフタ112を用いて、基準クロック発生器20により発生された基準クロック信号の位相をシフトする。そして、本実施形態に係る試験装置100による試験方法は、S302において確定ジッタ印加手段104が、送信側電子デバイス11から入力された入力信号に対して確定ジッタを印加する点、受信側電子デバイス12が、位相シフタ112から入力した基準クロック信号に基づいて入力信号をサンプリングする点、及び、S306において判定手段108が、受信側電子デバイス12から出力された出力信号に基づいて送信側電子デバイス11及び受信側電子デバイス12の良否を判定する点を除き、図10と同様である。

なお、図14に示した試験装置100は、送信側電子デバイス11から入力される入力信号に対し、サイン波ジッタを印加するサイン波ジッタ印加手段110を更に備えてもよい。この場合における試験装置100による試験方法は、位相シフト段階S310により受信側電子デバイス12に供給する基準クロック信号の位相をシフトする点、送信側電子デバイス11から複数の信号を送信させて、これらの信号のそれぞれに対してサイン波ジッタ印加手段110及び確定ジッタ印加手段104によりジッタを印加し受信側電子デバイス12へ入力する点、

及び、これらの複数の信号に対する複数の出力信号に基づいて送信側電子デバイス11及び受信側電子デバイス12の良否を判定する点を除き、図12と同様である。

5 図16は、本発明の実施形態に係る試験方法による電子デバイス10の試験結果の一例を示す。本図において電子デバイス10は、一例として2.5 Gbps デシリアライザであり、90 kHz、800 kHz、7 MHz (3トーン)の同一振幅のサイン波ジッタ及び確定ジッタをデシリアライザの入力信号に印加して、デシリアライザがビット誤りを生じる最小の3トーンサイン波ジッタの振幅を測定した。確定ジッタは、ケーブルとリミッティングアンプをもちいて発生し、ケーブル長を0.7 m から 20 m まで変化させて確定ジッタ量を変化させた。

サイン波ジッタの振幅が一定のとき、3トーンサイン波ジッタの振幅を $A_{3\text{-tone}}$ とすると、式(1 5)における各サイン波ジッタの振幅 A_k は、 $A_k = A_{3\text{-tone}}/3$ であらわされる。したがって、式(3 0)は、以下の式(3 1)に変形することができる。

15

$$\sum_{k=1}^{3} \frac{A_{3-tone}}{3} \cdot \left| H_{J}(f_{k}) - 1 \right| + \Delta \theta_{deterministic,PP} < \Delta_{th,PP}$$
 [UI_{PP}] (3 1)

ここで、アライメント・ジッタのピークツゥピーク値がしきい値 Δ th,pp(例えば 0.5 UIpp)を超えるとビット誤りが生じるので、ビット誤りを生じる最小の 3 トーンサイン波ジッタの振幅 A_{3-tone} は次の式(3 2)で与えられる。

$$A_{3-\text{tune}} = \frac{\Delta_{\text{th,PP}} - \Delta \theta_{\text{deterministic,PP}}}{\sum_{k=1}^{3} \frac{\left| H_{J} \left(f_{k} \right) - 1 \right|}{3}} \tag{3.2}$$

図16に示すように、確定ジッタを変化させたとき、式(32)でもとめた値はビット誤り率試験システム(BERTS)で測定した結果とほぼ一致する。

本実施形態に係る試験装置および試験方法によれば、ケーブルやフィルタ等で構成可能な確定ジッタ源のみをもちいて被試験デバイスの良否判定を行うこと

ができ、ジッタ源の装置コストを最小にできるため、デバイスの試験コストを大幅に削減できる。

また、本実施形態に係る試験装置および試験方法は、被試験デバイスの出力に ビット誤りが生じるか否かを判定することにより、非常に時間のかかるビット誤 り率の測定を不要とできるため、非常に高速なデバイス試験を実現できる。

5

10

15

20

25

また、本実施形態に係る試験装置および試験方法によれば、被試験デバイスの 入力データ列にマルチトーンのサイン波ジッタと確定ジッタをあたえ、被試験デバイスの出力にビット誤りが生じるか否かを判定することにより、複数サイン波のジッタ周波数または被試験デバイスのループ帯域外の何れかにおける少なく ともひとつのパラメトリックな欠陥を同時に試験することができるため、非常に 高速なデバイス試験を実現できる。

さらに、本実施形態に係る試験装置および試験方法は、最悪条件における試験ではなく、被試験デバイスが使用される実環境に対応した試験を提供できるため、デバイス試験の信頼性、すなわち、試験結果と実動作環境における不良の相関を向上することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

例えば図11に示した試験装置100は、確定ジッタ印加手段104を有さず、サイン波ジッタ印加手段110によりサイン波ジッタが印加された入力信号をパターン発生器102から電子デバイス10に印加する構成を採ってもよい。この場合、ジッタ量制御手段106は、本実施形態に係る試験装置及び試験方法の原理 (4-1) 又は (4-2) に示した方法により、サイン波ジッタの大きさを決定してよい。

上記説明から明らかなように、本発明によれば電子デバイスのジッタ耐力を精 度よく試験することができる。

請求の範囲

1. 電子デバイスを試験する試験装置であって、

与えられる入力信号に振幅変調成分を生じさせずに確定ジッタを印加し、前記電子デバイスに供給する確定ジッタ印加手段と、

前記確定ジッタ印加手段が発生する前記確定ジッタの大きさを制御するジッタ量制御手段と、

前記入力信号に応じて前記電子デバイスが出力する出力信号に基づいて、前記電子デバイスの良否を判定する判定手段と

を備える試験装置。

2. 前記確定ジッタ印加手段は、前記入力信号を通過させ、前記確定ジッタを 発生する1次フィルタを有する

請求項1に記載の試験装置。

3. 前記確定ジッタ印加手段は、前記入力信号を通過させ、前記確定ジッタを 発生するケーブルを有する

請求項1に記載の試験装置。

- 4. 前記ジッタ最制御手段は、前記入力信号と、前記電子デバイスにより前記入力信号から再生される再生クロック信号との間のアラインメントジッタのピークトゥピーク値のしきい値に基づいて、前記確定ジッタの大きさを決定する 請求項1に記載の試験装置。
- 5. 前記入力信号にサイン波ジッタを印加するサイン波ジッタ印加手段を更に 備え、

前記ジッタ 量制御手段は、前記サイン波ジッタ印加手段が発生する前記サイン 波ジッタの大きさを更に制御する

請求項1に記載の試験装置。

6. 前記ジッタ量制御手段は、前記入力信号及び前記電子デバイスにより前記 入力信号から再生される再生クロック信号の間のアラインメントジッタのピー クトゥピーク値のしきい値と、良品の前記電子デバイスにおけるジッタ伝達関数 とに基づいて、前記サイン波ジッタの大きさを決定する

請求項5に記載の試験装置。

7. 前記ジッタ量制御手段は、

前記アラインメントジッタのピークトゥピーク値のしきい値に予め定められたサイン波ジッタ比率を乗じたサイン波ジッタしきい値と、前記ジッタ伝達関数とに基づいて、前記サイン波ジッタの大きさを決定し、

前記アラインメントジッタのピークトゥピーク値のしきい値から前記サイン 波ジッタしきい値を減じた確定ジッタしきい値と、前記ジッタ伝達関数とに基づ いて、前記確定ジッタの大きさを決定する

請求項6に記載の試験装置。

8. 前記ジッタ量制御手段は、前記入力信号のタイミングジッタ系列と、良品の前記電子デバイスにより前記入力信号から再生された再生クロック信号のタイミングジッタ系列とに基づいて、前記ジッタ伝達関数を導出するジッタ伝達関数推定部を有する

請求項6に記載の試験装置。

9. 前記サイン波ジッタ印加手段は、複数の周波数成分を有する前記サイン波ジッタを前記入力信号に印加し、

前記ジッタ量制御手段は、前記アラインメントジッタのピークトゥピーク値の しきい値と、前記ジッタ伝達関数とに基づいて、前記サイン波ジッタが有する前 記複数の周波数成分のそれぞれの大きさを決定する

請求項6に記載の試験装置。

10. 前記ジッタ量制御手段は、

前記複数の周波数成分のそれぞれについて、前記アラインメントジッタのピークトゥピーク値のしきい値に当該周波数成分について予め定められた周波数成分比率を乗じた周波数成分しきい値と、前記ジッタ伝達関数とに基づいて、前記サイン波ジッタの当該周波数成分についての大きさを決定し、

前記アラインメントジッタのピークトゥピーク値のしきい値から前記周波数 成分しきい値の合計値を減じた確定ジッタしきい値に基づいて、前記確定ジッタ の大きさを決定する

請求項9に記載の試験装置。

11. 前記電子デバイスは、前記入力信号及び基準クロック信号を入力し、前記基準クロック信号に基づいて前記入力信号をサンプリングするものであり、

当該試験装置は、

前記基準クロック信号の位相をシフトする位相シフタを更に備える 請求項1に記載の試験装置。

12. 電子デバイスを試験する試験装置であって、

与えられる入力信号にサイン波ジッタを印加し、前記電子デバイスに供給する サイン波ジッタ印加手段と、

前記サイン波ジッタ印加手段が印加する前記サイン波ジッタの大きさを制御するジッタ量制御手段と、

前記入力信号に応じて前記電子デバイスが出力する出力信号に基づいて、前記電子デバイスの良否を判定する判定手段と

を備え、

前記ジッタ量制御手段は、前記入力信号及び前記電子デバイスにより前記入力信号から再生される再生クロック信号の間のアラインメントジッタのピークトゥピーク値のしきい値と、良品の前記電子デバイスにおけるジッタ伝達関数とに基づいて、前記サイン波ジッタの大きさを決定する

試験装置。

13. 電子デバイスを試験する試験方法であって、

与えられる入力信号に振幅変調成分を生じさせずに確定ジッタを印加し、前記電子デバイスに供給する確定ジッタ印加段階と、

前記確定ジッタ印加段階において印加する前記確定ジッタの大きさを制御するジッタ量制御段階と、

前記入力信号に応じて前記電子デバイスが出力する出力信号に基づいて、前記 電子デバイスの良否を判定する判定段階と

を備える試験方法。

14. 前記確定ジッタ印加段階は、前記入力信号を通過させる1次フィルタを用いて、前記確定ジッタを発生する

請求項13に記載の試験方法。

15. 前記確定ジッタ印加段階は、前記入力信号を通過させるケーブルを用いて、前記確定ジッタを発生する

請求項13に記載の試験方法。

16. 前記入力信号にサイン波ジッタを印加するサイン波ジッタ印加段階を更に備える

請求項13に記載の試験方法。

17. 前記サイン波ジッタ印加段階は、複数の周波数成分を有する前記サイン 波ジッタを前記入力信号に印加する

請求項16に記載の試験方法。

18. 電子デバイスを試験する試験方法であって、

与えられる入力信号にサイン波ジッタを印加し、前記電子デバイスに供給する サイン波ジッタ印加段階と、

前記サイン波ジッタ印加段階において印加する前記サイン波ジッタの大きさ を制御するジッタ量制御段階と、

前記入力信号に応じて前記電子デバイスが出力する出力信号に基づいて、前記電子デバイスの良否を判定する判定段階と

を備え、

前記ジッタ量制御段階は、前記入力信号及び前記電子デバイスにより前記入力信号から再生される再生クロック信号の間のアラインメントジッタのピークトゥピーク値のしきい値と、良品の前記電子デバイスにおけるジッタ伝達関数とに基づいて、前記サイン波ジッタの大きさを決定する

試験方法。

要約費

電子デバイスを試験する試験装置であって、与えられる入力信号に振幅変調成分を生じさせずに確定ジッタを印加し、電子デバイスに供給する確定ジッタ印加5 手段と、確定ジッタ印加手段が発生する確定ジッタの大きさを制御するジッタ量制御手段と、入力信号に応じて電子デバイスが出力する出力信号に基づいて、電子デバイスの良否を判定する判定手段とを備える試験装置を提供する。